PLL: Yes, Tujuan utama: Memory, DDR2, Memasukkan: SSTL-18, Keluaran: SSTL-18, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 1:10,
PLL: No, Keluaran: Clock,
PLL: Yes, Tujuan utama: SONET/SDH, Stratum, Memasukkan: LVCMOS, Keluaran: LVCMOS, LVPECL, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 11:13,
PLL: Yes, Tujuan utama: SONET/SDH, Telecom, Memasukkan: LVCMOS, Keluaran: LVCMOS, LVPECL, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 6:5,
PLL: Yes, Tujuan utama: 3G, Ethernet, SONET/SDH, Memasukkan: LVCMOS, LVDS, LVPECL, Keluaran: LVDS, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 2:2,
PLL: Yes, Tujuan utama: SONET/SDH, Memasukkan: CMOS, Keluaran: CML, CMOS, Jumlah Sirkuit: 2, Rasio - Masukan: Keluaran: 3:3,
PLL: Yes, Tujuan utama: Ethernet, SONET/SDH, Telecom, Memasukkan: LVCMOS, Keluaran: LVCMOS, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 11:10,
PLL: Yes, Tujuan utama: Ethernet, SONET/SDH, Memasukkan: CML, Keluaran: CML, Jumlah Sirkuit: 1, Rasio - Masukan: Keluaran: 2:2,
